Инженер-разработчик ПЛИС (RTL/FPGA)
Требуется:
- Знание VHDL или Verilog (пишем на VHDL, но можно и перейти на Verilog)
- Опыт работы с ПЛИС Xilinx (Kintex, Zynq)
- Владение инструментами разработки и верификации (Vivado/ISE, ChipScope)
- Опыт моделирования ЦОС в MATLAB
- Базовые знания ЦОС (преобразование Фурье, цифровая фильтрация, кодирование)
- Владение измерительным оборудованием (осциллограф, анализатор спектра, генератор сигналов)
- Интерфейсы: UART (RS-232), Ethernet, SPI
- Знание C/C++
- Английский на уровне чтения документации
Желательно:
- Опыт работы с АЦП, ЦАП, Приемо-передатчиками
- Опыт разработки Систем на Кристалле (ПЛИС+Процессор)
- Опыт разработки цифровых передатчиков и приёмников
- Быть знакомым с принципом работы Систем Контроля Версий
- Навыки разработки тестового ПО для ПК (Qt как вариант)
Чем предстоит заниматься:
- Моделирование основных узлов цифровых приёмников и передатчиков (фильтры, синхронизаторы, модуляторы/демодуляторы, кодеры/декодеры)
- Разработка и отладка IP блоков на Verilog/VHDL
- Разработка тестов (Test Bench)
- Реализация протоколов обмена с другими микросхемами/устройствами
Трудоустройство:
- Официальное трудоустройство по ТК РФ с 1-го рабочего дня
- Заработная плата 2 раза в месяц
- График работы 5/2
- Достаточно свободный рабочий график +
- Возможно денежное вознаграждение по итогам работы
- Возможно повышение квалификации за счет предприятия
- Офис находится в пешей доступности от метро "Озерная" (3 минуты)