Требуемый опыт работы
От 3 до 6 лет
Тип занятости
Полная занятость
График работы
Полный день
Обязанности: - разработка проектов ПЛИС Altera или Xilinx для систем цифровой обработки сигналов;
- организация интерфейсов АЦП/ЦАП, интерфейсы SPI, USB,UART.Ethernet
- верификация RTL модели, написание тестов;
- интеграция и тестирование проекта в Simulink (Mathlab);
- реализация на языке Verilog/VHDL блоков ЦОС;
- описание проекта, документирование процесса тестирования
- сопровождение и поддержка существующих проектов
Требования: - уверенное знание Verilog/VHDL;
- навыки разработки, отладки и верификации проектов на ПЛИС;
- уверенное знание САПР для разработки;
- знания в области вычислительной математики и ЦОС, цифровой схемотехники и понимание принципов построения цифровых систем обработки сигналов;
- высшее образование;
- знание английского языка на уровне чтения технической документации.
Условия: - 5/2;
- м. Красные Ворота, Комсомольская, Курская, 10 мин. пешком от метро;
- оформление по ТК;
- соц. пакет;
- специальный пакет для начинающих специалистов (оплата проезда, оплата питания );
- отсрочка от срочной службы в ВС РФ;
- льготное предоставление путевок в дома отдыха и санатории;
- возможность карьерного роста;
- повышение квалификации за счет средств предприятия;
- возможность бесплатного обучения в аспирантуре предприятия.
Ключевые навыки
Matlab
Английский язык
Схемотехника электронного оборудования
Обучение и развитие
Адрес
Москва, Новая Басманная улица, 20с9
Контактная информация
ЦНИРТИ им. академика А.И. Берга
Вакансия опубликована 12.07.2024 в г. Москва.